Потребни се стотици процеси за да се сврти анафораво полупроводник. Еден од најважните процеси еофорт- односно резбање фини шеми на кола нанафора. Успехот наофортпроцесот зависи од управувањето со различни променливи во одреден опсег на дистрибуција и секоја опрема за офорт мора да биде подготвена да работи под оптимални услови. Нашите инженери за процесот на офорт користат извонредна технологија на производство за да го завршат овој детален процес.
SK Hynix News Center интервјуираше членови на техничките тимови на Icheon DRAM Front Etch, Middle Etch и End Etch за да дознаат повеќе за нивната работа.
Еч: Патување до подобрување на продуктивноста
Во производството на полупроводници, офорт се однесува на резбање обрасци на тенки филмови. Моделите се прскаат со помош на плазма за да се формира конечниот преглед на секој чекор од процесот. Неговата главна цел е совршено да претстави прецизни обрасци според распоредот и да одржува униформни резултати под сите услови.
Ако се појават проблеми во процесот на таложење или фотолитографија, тие може да се решат со технологија на селективно офорт (Etch). Меѓутоа, ако нешто тргне наопаку за време на процесот на офорт, ситуацијата не може да се промени. Тоа е затоа што истиот материјал не може да се пополни во гравираната област. Затоа, во процесот на производство на полупроводници, офорт е од клучно значење за да се одреди севкупниот принос и квалитетот на производот.
Процесот на офорт вклучува осум чекори: ISO, BG, BLC, GBL, SNC, M0, SN и MLM.
Прво, фазата ISO (изолација) го гравира (Etch) силиконот (Si) на нафората за да ја создаде областа на активната ќелија. Сцената BG (Закопана порта) ја формира линијата за адреса на редот (Word Line) 1 и портата за создавање електронски канал. Следно, фазата BLC (Bit Line Contact) ја создава врската помеѓу ISO и линијата за адреса на колоната (Bit Line) 2 во областа на ќелијата. Фазата GBL (Peri Gate+Cell Bit Line) истовремено ќе ја создаде линијата за адреса на клеточната колона и портата во периферијата 3.
Сцената SNC (Договор за јазол за складирање) продолжува да создава врска помеѓу активната област и јазолот за складирање 4. Последователно, фазата M0 (Metal0) ги формира точките за поврзување на периферниот S/D (јазол за складирање) 5 и точките за поврзување помеѓу линијата за адреса на колоната и јазолот за складирање. Сцената SN (Storage Node) го потврдува капацитетот на единицата, а следната фаза MLM (Multi Layer Metal) ги создава надворешното напојување и внатрешните жици, а целиот инженерски процес на офорт (Etch) е завршен.
Имајќи предвид дека техничарите за офорт (Etch) се главно одговорни за шаблоните на полупроводниците, одделот за DRAM е поделен на три тима: Front Etch (ISO, BG, BLC); Средно гравирање (GBL, SNC, M0); Крајна офорт (SN, MLM). Овие тимови се исто така поделени според производните позиции и позициите на опремата.
Производните позиции се одговорни за управување и подобрување на производните процеси на единицата. Производните позиции играат многу важна улога во подобрувањето на приносот и квалитетот на производот преку променлива контрола и други мерки за оптимизација на производството.
Позициите на опремата се одговорни за управување и зајакнување на производната опрема за да се избегнат проблеми што може да се појават за време на процесот на офорт. Основната одговорност на позициите на опремата е да се обезбедат оптимални перформанси на опремата.
Иако одговорностите се јасни, сите тимови работат кон една заедничка цел – тоа е управување и подобрување на производните процеси и поврзаната опрема за подобрување на продуктивноста. За таа цел, секој тим активно ги споделува сопствените достигнувања и области за подобрување и соработува за подобрување на деловните перформанси.
Како да се справите со предизвиците на технологијата на минијатуризација
SK Hynix започна масовно производство на производи од 8Gb LPDDR4 DRAM за процес од класа 10nm (1a) во јули 2021 година.
Шемите на мемориските кола со полупроводници влегоа во ерата на 10 nm, а по подобрувањата, една DRAM може да собере околу 10.000 ќелии. Затоа, дури и во процесот на офорт, маргината на процесот е недоволна.
Ако формираната дупка (Дупка) 6 е премногу мала, може да изгледа „неотворена“ и да го блокира долниот дел од чипот. Дополнително, ако формираната дупка е преголема, може да дојде до „премостување“. Кога јазот помеѓу две дупки е недоволен, се случува „премостување“, што резултира со проблеми со меѓусебната адхезија во следните чекори. Како што полупроводниците стануваат сè порафинирани, опсегот на вредностите на големината на дупките постепено се намалува, а овие ризици постепено ќе се елиминираат.
За да се решат горенаведените проблеми, експертите за технологија за офорт продолжуваат да го подобруваат процесот, вклучително и менување на рецептот на процесот и алгоритмот APC7 и воведување нови технологии за офорт како што се ADCC8 и LSR9.
Како што потребите на клиентите стануваат поразновидни, се појави уште еден предизвик – трендот на производство на повеќе производи. За да се задоволат таквите потреби на клиентите, оптимизираните услови за процесот за секој производ треба да се постават посебно. Ова е многу посебен предизвик за инженерите бидејќи тие треба да направат технологијата за масовно производство да ги задоволи потребите и на воспоставените услови и на разновидните услови.
За таа цел, инженерите на Etch ја воведоа технологијата „APC offset“10 за управување со различни деривати засновани на основни производи (Core Products) и го воспоставија и користеа „Т-индекс системот“ за сеопфатно управување со различни производи. Преку овие напори, системот постојано се подобруваше за да ги задоволи потребите за производство на повеќе производи.
Време на објавување: 16 јули 2024 година